自傳

本人自交通大學資訊工程系畢業，由於修習Computer Architecture and Design課程時，深感自己對於這門科目充滿興趣。因此繼續於The University of Texas at Austin的電機電腦工程學系攻讀碩士。在修業期間，跟隨Dr. Yale Patt，更精進的修習Microarchitecture課程與Computer Architecture課程，同時亦選修Superscalar Microarchitecture課程。在跟隨Dr. Yale Patt學習時，不但打下了我Computer Architecture Design方面厚實的基礎，同時還讓我學習到作研究的思考脈絡。如何從分散的研究論文中，建構出整個研究領域的藍圖，並預測未來這個領域的發展方向。碩士最後一年，我跟隨Dr. Earl Swartzlander，研究floating-point computer architecture and design，並於碩士畢業後，進入Swartzlander教授的研究團隊，繼續攻讀博士。這個時期所做的研究，亦成為日後工作的基礎與方向。

在UT Austin就讀碩士的第二年，本人有機會進入Advanced Micro Devices (AMD)做全職實習生，參與研發floating-point arithmetic unit，獲得IC研發與設計產業實務上的寶貴經驗。這些經驗讓我了解到一個研發專案執行的流程、注重的內容、與解決問題的方法。在增長工作經驗的同時，也學習到很多團體溝通合作上的技巧。其間，除了完成自己指定的工作，同時見習研發團隊的所有工作，包括與其他團隊之間緊密的互動、研發目標會議、每週相關團隊之間的簡報等等。其中最令我印象深刻的是參與腦力激盪會議。會議是由研發團隊與大學教授共同參與，一同為公司計畫發表於產業界具份量的研究報告。這項經驗讓我體驗到創新是如何被實踐的，對我來說是一項非常大的震撼。這一段實習經歷，讓我更確定，IC設計、驗證相關領域的工作是我日後事業發展的方向。

目前於財團法人資訊工業策進會任約聘硬體設計工程師一職，任務是將台灣大學所研究的繪圖晶片理論，實踐於FPGA上，製作出符合市場需求的產品原型。本 人負責為此繪圖晶片的 shader 核心設計 Instruction Set Architecture，制定核心 specification。並進一步以RTL模擬出核心電路。這份工作讓本人能經歷完整的 IC 設計程序，從制定 specification, design, simulation 到 sythesis。這份工作使我能夠對自己以及工作團隊證明，本人有能力獨立完成 IC 設計工作，同時也能參與團隊合作。利用這次工作的機會，本人建立了在使用 CAD Tool 上的操作流程，如此便能夠使工作更有效率。

另外，在大學時期，對攝影有興趣的我，擔任交通大學攝影社社長的職務。期間，和輔仁大學聯合舉辦過全國性的攝影研習營，本人為兩校總召集人。從安排活動與斡旋兩校攝影社的過程之中，學習到領導統馭、團隊合作、效率溝通等等的重要技巧。我認為這是我的大學生涯中，非常有價值的一項人生經驗。這項經驗讓我在團隊合作與人際溝通上，都有深刻的體悟。

認真負責是我做事一貫的態度，所負責的任務總能準時或提前完成。對於不了解或是經驗不足的事物，絕對虛心求教，同時用功自我學習，力求經手的事物達到標準。事後更會檢討改進，要求自己下一次做同樣的事情時，能夠提高效率。

藝術人文是我的興趣。在工作之餘，喜歡參加藝文活動，也時常背著相機到處去旅行。平日總會安排時間，做大量的閱讀，希望可以藉此開拓個人的視野，吸收更多的知識。以求能夠終身學習，學習世界，學習自我。

懿軒具備IC設計、驗證與測試領域的專業知識與技能，同時具有優秀的學習能力，並且虛心求教，認真學習。對於IC研發流程有實務上的認識，且對IC設計的工作有興趣與熱忱。暸解團隊合作，人際溝通的重要性。具有流利的英語聽說讀寫能力與基礎日文。佐以健康的身心，我有信心自己能夠為貴公司作出貢獻。希望貴公司能給予機會，讓我貢獻自己的專長。

中文履歷

基本資料

中文姓名: 鍾懿軒
英文姓名: I-Shuan Tsung
出生日期:


聯絡資料

Email: istsung@gmail.com
聯絡電話:
聯絡方式:
通訊地址:
個人網頁: http://istsungcn.blogspot.com/


學歷

Master of Electrical and Computer Engineering
The University of Texas at Austin, USA 08/2005 - 12/2008

學士 資訊工程系
國立交通大學, 新竹, 台灣 09/2000 - 06/2004


工作經歷

Apple Inc., Mobile Silicon Group, Verification Engineer 10/2009 -

約聘工程師 財團法人資訊工業策進會 網路多媒體研究所 3D繪圖組 03/2009 -
Graphic processing unit shader core ISA specification design, RTL design, simulation, systhesis.
Design shader core hardware for OpenGLES 2.0 SL.

Co-op Engineer Advanced Micro Devices 01/2007 - 01/2008
Graphic processing unit floating-point arithmetic unit microcode documentation and analysis.
Develop automatic board testing user interactive program using C# and Visual Studio 2005.
GUI implementation using C# and Visual Studio 2005.


學習經歷

• Floating-point addition unit simulation using Verilog, Floating-point Arithmetic and Design
  Responsible for designing pipeline FP adder architecture and work assignments for the team.
  Direct experience in designing and simulating short pass FP adder in Verilog.
  Direct experience in project integration, verification and testing on Synopsys VCS.
• IA-32 microprocessor design and implementation in Verilog, Microarchitecture
  Participate in team effort to design and implement an Intel IA-32 microprocessor at gate level.
  Responsible for designing and implementing the backend pipeline including memory access, execution, write back stages.
  Direct experience in project integration, verification and testing on Synopsys VCS.
• Microprocessor design and simulation in C, Computer Architecture
  Design and simulate a microprocessor native in LC-3b ISA using C including virtual memory, exception and interrupt, unaligned access, and pipelining.
• Integer multiplier simulation using Verilog, Computer Arithmetic and Design
• Simulate and compare Wallace multiplier in Verilog. Verify and debug with Synopsys VCS.
• DRM receiver hardware simulation using SystemC, System-on-chip Design
  Design the receiver architecture and divide it into parts for team work.
  Integrate all parts and verify on SystemC platform.
• An Evaluation of Optimization Algorithm for Mini-JIT Compiler, Senior Project
  Evaluate folding algorithm performance on an x86 native environment.
  Analyze and simulate Folding optimization algorithm embedded in Mini-JIT in C.
• Design and simulate MIPS microprocessor in Verilog, Computer Organization

社團經驗

Toastmasters International 中華民國國際演講會 04/2009 -
國立交通大學攝影社長 09/2001 - 06/2002
中華民國第26屆竹湖攝影營執行策劃 07/2002
攝影社社團聯展，參與策劃與展出 04/2002
交大清華梅竹賽攝影組組長 07/2001 - 03/2002
國立交通大學校運混攝影比賽執行策劃 11/2001


語文能力

中文 聽說讀寫 精通
英文 聽說讀寫 精通
日文 聽說讀寫 略懂


技能專長

程式語言: Verilog, perl, C, C++, Java, x86 assembly, HTML
CAD Tool: NCVerilog, Synopsis VCS, Verdi, Design Compiler
OS: Linux, Unix, Windows, OS X

Other Tool: MS Office


認證資格

TOEFL 267
GRE 1200
GMAT 690

UT Austin 畢業證書

國立交通大學畢業證書

UT Austin 成績單

國立交通大學成績單

GRE 成績單